# Best Available Copy

### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-031837

(43) Date of publication of application: 02.02.1996

(51)Int.CI.

H01L 21/322 H01L 21/205

(21)Application number: 06-184044

(71)Applicant: MITSUBISHI MATERIALS

SHILICON CORP

MITSUBISHI MATERIALS CORP

(22)Date of filing:


12.07.1994

(72)Inventor: YAMAMOTO MINORU

**FUIWARA TSUTOMU** TAKAISHI KAZUNARI **ENDO MITSUHIRO** 

#### (54) DEPOSITION METHOD OF POLYSILICON FOR EG (57)Abstract:

PURPOSE: To obtain a method for depositing polysilicon for EG in which contamination due to organic compound and generation of protrusions are suppressed and the level of metal impurities is lowered without lowering gettering capacity with small grain boundary. CONSTITUTION: A silicon wafer is cleaned with SC-1 and then cleaned with hydrofluoric acid. It is then immersed into ozone solution having concentration of 0.5ppm or above thus depositing several & angst; oxide. Subsequently, polysilicon is deposited on the rear side of the wafer by low pressure CVD.



#### LEGAL STATUS

[Date of request for examination]

27.08.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3076202 09.06.2000 [Date of registration]

[Number of appeal against examiner's decision



of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

#### (12) 公開特許公報(A)

广内整理番号

(11)特許出職公開番号

#### 特開平8-31837

(43)公開日 平成8年(1996)2月2日

(51) Int.Cl.\*

識別配号

FI

技術表示循所

HO1L 21/322 21/205 P

等查請求 宋部	女能 坎伯	ママの数4	FD	(全	5	頁)
---------	-------	-------	----	----	---	----

(21)出願黔号

(22)/山瀬日

特顯平6-184044

平成6年(1994)7月12日

(71)出職人 000228925

三菱マテリアルシリコン株式会社

東京都千代田区大手町一丁目5番1号

(71)出職人 000006264

三菱マテリアル株式会社

東京都千代田区大手町1丁目5番1号

(72)発明者 山本 稳

東京都千代田区岩本町3丁目8番16号 三

凝マテリアルシリコン株式会社内

(72)発明者 藤原 勉

東京都千代田区岩本町3丁目8番16号 三

**逆マテリアルシリコン株式会社内** 


(74)代理人 弁理士 安倍 逸郎

最終其に続く

(54) 【発明の名称】 EG用ポリシリコン膜の骸菊方法 (57) 【要約】

【目的】 有機物等の汚染による汚れ、突起等の発生を抑え、金属不純物レベルを低減し、かつ、小さな粒界でゲッタリング能力が低下することもない、 E G用ポリシリコン膜を形成可能なポリシリコン膜の被多方法を提供する。

【様成】 シリコンウェーハをSC-1洗浄した後、これをフッ酸洗浄する。この後、ウェーハを適度ロ. Sppm以上のオゾン溶液に浸液し、致オングストローム の浄い酸化跌を形成する。さらに、酸化跌を形成したこのウェーハの表面に選圧CV D法によりポリシリコン跌を被害する。



(ボリシリコン戦略服務政権処理方法)

#### 【特許請求の範囲】

【請求項 1】 シリコンウェーハに表面酸化選元処理を施した後、フッ酸処理を施し、この後酸化処理を施し、さらに、このシリコンウェーハの表 面にポリシリコン膜を被害するEG用ポリシリコン膜の被害方法。

【請求項 2】 オゾン溶液またはオゾンガスを使用して 上記酸化処理を施ず請求項 1 に記載のEG用ポリシリコン膜の被名方法。

【請求項 3】 上記オゾン濃度はO、5ゥゥm以上で処理する請求項 2に記載のEG用ポリシリコン供の被害方注

【詩求項 4】 上記ポリシリコン膜の被患はCV D法による請求項 1~3のいずれかに記載のEG用ポリシリコン膜の被害方法。

#### [発明の詳細な説明]

[0001]

【産業上の利用分野】本発明は、EG(Extrinsic Géttering)用のポリシリコン膜の被着方法、詳しくはポリバックシール法におけるEG層としてシリコンヴェーハ表 面に被寄されるポリシリコン膜堆積の前処理方法に関する。

[00002]

【従来の技術】デバイス製造工程中に、金属不純物等の 汚染が生じると、デバイス特性の劣化や歩智まりの低下 を引き起こす。工程中で不純物をシリコンウェーハ表面 の活性傾域から取り除くためのゲッタリング技術の一つ として、EG法が知られている。このEG法にあって も、バックサイドダメージ法、リンゲッタ法等ともに、 ポリバックシール法が知られている。ポリバックシール 法は、エッチング処理後のシリコンウェーハの表面にポ リシリコン膜を被差、形成し、このポリシリコン膜によ り汚染不純物、点欠陥等を捕獲する方法である。

【0003】これまでのシリコンウェーハ裏 面へのポリシリコン関の被害は、以下のように行われていた。まず、温酸エッチングによりウェーハの加工ダメージを完全に除去する。その後、SC-2(Standard Cleaning-2)洗浄や、界面活性剤を含めた弱アルカリ性のエッチング液による洗浄を施す。含らにこの後、シリコンウェーハの裏 面にCVDによりポリシリコン関を堆積していた。

[0004]

【発明が解決しようとする課題】しかしながら、このような従来技術にあっては、ポリシリコン膜堆積前のシリコンウェーハは、その表裏 面に、果面活性剤や環境からの有機物が付着していた。この結果、ポリシリコン膜の堆積中に、その堆積膜にごみ等の異物が含まれて汚れ、突起等の不良を引き起こしていた。

【0005】また、ポリシリコン联とウェーハ裏 面との 界面の金属不幹物レベルを改善するため、ポリシリコン 映の堆積前にウェーハ裏 面に塩酸処理またはフッ酸処理 を施すことも考えられる。しかし、この処理後、堆積したポリシリコン関は、粒界の大きな多結晶となってしまい、ゲッタリング能力自体が低下するという課題が生じていた。

【0006】そこで、本発明者らは、上記課題を解決する人検討を重れた結果、上記ポリシリサフン関連移前の酸化混元処理(SC-1洗浄または無機を施し、さらに、たた浄)の後、ウェーハドフッ酸処理を施し、さらにした。このちま、金属不純物レベルが低く、かつ、粒界のしたさなポリシリコン関係を収定したがあることができることが、有カットのは、カガンが決めたに、オゾンガスを使用造度を、の、方がす酸化した。オゾンガスを使用造度を、の、方がす酸化、水の水できることが、有カットの以下をいる。とすると、数オできることを知見した(図33等に、カヴァか以下を形成することができることができることができることができることができることができることができることができることができるでは、有機の対象を形成ないのは、上に、大きないのできない。有が、現場が、大力の方に、大きないのできることができるでは、大きないのできるできると、数ないのできるできると、数ないのできるできることができることができることができることができることができることができるでは、上に、対象が、大力の方に、大きないのできないのできないのできない。

【0007】よって、ポリシリコン膜堆緩前のウェーハ 裏 面は、有機物、金属不純物のきわめて少ない清浄面を 保持することができ、同時に数オングストローム 程度の 酸化膜を形成した結果、上記ウェーハ裏 面の清浄さを保 持したままポリシリコン膜を被塞することができる。

【0008】 そこで、本発明は、有機物等の汚染による 汚れ、突起等がなく、金属不純物レベルが向上し、かっ、粒界が小さくでゲッタリング館力が低下することも ない、EG用ポリシリコン既を形成することができるポ リシリコン限の被差方法を提供することを、その目的と している。

[0000]

【課題を解決するための手段】請求項 1 に記載した発明は、シリコンウェーハに表面酸化過元処理を施した後、フッ酸処理を施し、の後酸化処理を施し、さらにこのりリコンウェーハの表面にポリシリコン関を被害するの日ボリシリコン関の被害方法である。ここで、表面酸化過元処理とは、酸化剤と過元剤との両方を持ち合わせた過合溶液による処理をいう。例えばSC-1洗浄、フッ酸/硝酸洗浄等を意味している。また、上記酸化処理とは、酸化膜を形成することを意味する。シリコンウェール表面が親水化することが必要であり、例えば3オングストローム 程度の厚さの酸化膜を形成するものとする。

【0010】語求項 2に記載した発明は、オゾン溶液またはオゾンガスを使用して酸化処理を施す語求項 1に記載のEG用ポリシリコン膜の被害方法である。

【0011】請求項 3に記載の発明は、オゾン水溶液濃度は0: 5ppm以上で処理する請求項 2に記載のEG

用ポリシリコン獣の被着方法である。

【0012】 諸求項 4に記載した発明は、上記ポリシリコン駅の被害はCV D法による請求項 1~3のいずれかに記載のE G用ポリシリコン酸の被害方法である。ポリシリコン酸の被害方法の具体例としては、海圧CV D法による。酸化既厚とオソン遺唐との関係から酸化作用が安定するためである。

[0013]

【作用】 請求項 1に記載した発明では、シリコンウェーハの表 面を例えばSC-1液で洗浄した後、表 面をフッ酸処理し、さらに、この表 面に酸化既を形成する。SC-1洗浄により表面に付名した有機物、カーボン等を除去する。そして、フッ酸洗浄により表 面を清浄化する。すなわち、フッ酸は、酸化遠元処理により生成されたシリコン酸化物と反応し、この酸化物とともに不純物を除去する。また、酸化既の形成により、済浄化した表 面をその状態に保持する。そして、この酸化既上にボリシリコン既を被毒する。ウェーハ表 面とボリシリコン既との界面を済浄に保持しているため、ボリシリコン既が済染されない。

【0014】 翻求項 2に記載の発明は、オソン溶液またはオソンガスを使用して酸化膜を形成する。このため、 清浄な酸化膜を形成することができる。過酸化水素中における酸化処理、または、気層中での酸化処理に比較して、オソン処理は、適切な酸化力により、最も不純物の少ない清浄な酸化を行うことができる。オソン溶液は溶 はである超純水にオソンを溶かしこんでいるからである。ス

【0015】 辞求項 3に記載した発明では、オゾン溶液またはオゾンガスの濃度は 0.5 ppm以上としている。このため、済浄さの維持に好面な厚さの酸化膜 (3オングストローム 程度の酸化膜) を容易に形成することができる。

【0016】 辞求項 4に記載した発明によれば、ポリシリコン限の被害は選圧でVDによる。 CV Dにより、済浄な環境を維持しつつ、ポリシリコン膜を被害する。 【0017】

【実施例】以下、図面を参照して本発明方法の実施例に

ついて説明する。図1に示すように、CZ、P型、(100)、6インチウェーハについて、対洗浄としてSC-1洗浄を行う。SC-1洗浄は、85℃のNH40HH202/H20=1:1:5の温含溶液中に10分間 没液して行う。次いで、室温での超純水(DIW)リンス後、室温で体検濃度5%のフッ酸(HF)洗浄を施す。さらに、室温での超純水リンス後、室温でのオソン溶液(0.5ppm)による洗浄、超純水リンスを施し、裏面に清浄水酸化限を形成する。なお、オン溶液は、通常の超純水にオゾンガスを溶かし込んだもので、室温で保持している。そして、この後、選圧CVD法の流によりポリシリコン限を被害する。選圧CVD法の条件は、例えば東京ハイテック(件)の縦型LP-CVDシステムを使用し、堆枝ガスはモノシラン、堆枝湿度は640~660℃、成長レートは150オングストローム/分、堆枝する駅厚は1.5μmとする。

7 00 18] 図2は、オソン溶液の濃度と酸化膜の厚さとの関係を示すグラフである。 HF処理品では酸化膜がほとんど除去されるのに対し、上記したようにオソン濃度を D. 5ppm以上に高めた処理(室温、4分間浸液)では、その酸化膜の膜厚は5オングストローム 以上となる。 膜厚は ESCA、エリブソメータで適定した。このエリブソメータでの測定値は酸化膜(SIO2) 表面の有機物を含んでいる。このグラフからオソン溶液の濃度が D. 5ppm以上では済浄な酸化膜が影成されることがわかる。

【0019】表1は従来方法と本発明方法との比較を示す。これはポリシリコン関中の不純物漁房を示すものである。表面分析は、フレーム レス原子吸光法によった。表1に示すように、不純物レベルは1桁改善された。従来方法は、SC-1洗浄、純水リンス、SC-2洗浄、純水リンス後にポリシリコン関を被害したものである。これに対して本発明方法ではSC-1洗浄、HF洗浄、オソン溶液ディップ、CVDによるポリシリコン関を被害している。

[表1] ポリシリコン数中不能物濃度の比較

不能物	從未方法(atom/cz*)	本先明方法(atom/cm²)
K	0. 10×10 <sup>10</sup>	0. 02×10'*
AI	34 × 10 10	0. 7 ×101
C a	0. 3 × 10 18	0. 6 ×101
N a	0. 11×10 <sup>14</sup>	0. 11×101*


[0021]

【発明の効果】 本発明によれば、汚れ、突起等のないボ


リシリコン膜を形成することができる。また、このポリシリコン膜を被着する際の生産性が向上する。このポリシリコン(関はその不純物グレードが向上している。よって、ゲッタリング能力を高めたポリシリコン膜を形成することができる。

#### 【図面の簡単な説明】

【図1】本発明の一実施例に係るEG用ポリシリコン膜の被害方法を示す工程図である。 【図2】本発明の一実施例に係るオソン濃度と酸化膜厚さとの関係を示すグラフである。



(ポリシリコン膜堆積前洗浄処理方法)



フロントページの转き

(72)発明者 高石 和成 東京都千代田区岩本町3丁目8番16号 三 菱マテリアルシリコン株式会社内 (72)発明者 逸霞 光弘 東京都千代田区岩本町3丁目8番16号 三 美マテリアルシリコン株式会社内

출력 일자: 2004/12/23

발송번호: 9-5-2004-054455081 수신 : 서울 서초구 서초3동 1571-18 청화빌딩 2

발송일자 : 2004.12.22 층(리&목특허법률사무소)

제출기일: 2005.02.22 이영필 귀하

137-874

2004, 12, 23

# 특허청 의견제출통지서

출원인

명칭 삼성전자주식회사 (출원인코드: 119981042713)

주소 경기도 수원시 영통구 매탄동 416

대리인

성명 이영필

주소 서울 서초구 서초3동 1571-18 청화빌딩 2층(리&목특허법률사무소)

출원번호

10-2003-0014779

발명의 명칭

LDD 구조를 가지는 반도체 소자 제조 방법

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어 특허법 제63조의 규정에 의하여 이를 통지하오니 의견이 있거나 보정이 필요할 경우에는 상기 제출기일까지 의견서[특허법시행규칙 별지 제25호의2서식] 또는/및 보정서[특허법시행규칙 별지 제5호서식]를 제출하여 주시기 바랍니다.(상기 제출기일에 대하여 매회 1월 단위로 연장을 신청할 수 있으며, 이 신청에 대하여 별도의 기간연장 승인통지는 하지 않습니다.)

#### [이 유]

이 출원의 특허청구범위 제 전항에 기재된 발명은 그 출원전에 이 발명이 속하는 기술분야에서 통 상의 지식을 가진 자가 아래에 지적한 것에 의하여 용이하게 발명할 수 있는 것이므로 특허법 제29 조제2항의 규정에 의하여 특허를 받을 수 없습니다.

#### [아래]

[아래] 본원 발명은 소스/드레인 영역을 형성하기 위하여 게이트 전극의 상면 및 촉벽과 반도체 기판의 상면을 각각 균일한 두께로 덮는 희생 마스킹층을 마스크로 하여 상기 반도체 기판에 고농도의 불순물 이온을 주입하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법에 관한 발명이나,일본공개특허공보 평7-66393호(1995.3.10)에 반도체 기판의 표면에 게이트 전국을형성하고 마스크로 사용하여 이온주입에 의해 저농도 소스/드레인 영역을 형성하는 공정 및 전면에 실리콘 산화막을 형성하고, 게이트 전극과 그 측면의 실리콘 산화막을 마스크로 사용하여,실리콘 산화막을 통과하는 이온 주입으로 고농도 소스/드레인 영역을 형성하는 것을 특징으로 하는 반도체 소자 제조 방법이 기재되어 있고, 공개특허 제1999-22665호(1999.3.25)에 제1 및 제2 게이트 전극을 마스크로하여 상기 반도체 기판에 제1 도전형의 불순물 이온을 주입하고, 제1 및 제2 게이트 전극의 촉면바깥쪽의 상기 반도체 기판 표면내에 자기 정합적으로 비교적 저농도인 제1 도전형의 제1 반도체 영역을 각각 형성하는 공정과 제1 및 제2 게이트 전극 및 반도체 기판의 표면을 덮도록 산화막을 형성하는 공정과 제1 및 제2 게이트 전극과,이 제1 및 제2 게이트 전극의 측면에 형성된 산화막을 형성하는 공정과 제1 및 제2 게이트 전극과,이 제1 및 제2 게이트 전극의 측면에 형성된 산화막을 형성하는 공정과 제1 및 제2 게이트 전극과,이 제1 및 제2 게이트 전극의 취임에 형성된 산화막을 형성하는 공정을 구비하는 반도체 장치의 제조 방법이 기재되어 있어,본원 발명은 일본공개특허공보 평7-66393호(1995.3.10) 및 공개특허 제1999-22665호(1999.3.25)의 공지기술에 의하여 용이하게 발명할 수 있습니다. 게 발명할 수 있습니다.

#### [첨 부]

첨부 1 일본공개특허공보 평07-066393호(1995.03.10) 1부. 첨부2 공개특허 제1999-22665호(1999.03.25) 1부. 끝.



출력 일자: 2004/12/23

2004.12.22

특허청

전기전자심사국 반도체심사담당관실

심사관 반성원

#### <<안내>>

문의사항이 있으시면 ☎ 042-481-5982 로 문의하시기 바랍니다. 서식 또는 절차에 대하여는 특허고객 콜센터 ☎1544-8080으로 문의하시기 바랍니다.

특허청 직원 모두는 깨끗한 특허행정의 구현을 위하여 최선을 다하고 있습니다. 만일 업무처리과정에서 직원의 부조리행 위가 있으면 신고하여 주시기 바랍니다.

▶ 홈페이지(www.kipo.go.kr)내 부조리신고센터

(19)日本国特許庁 (JP)

#### (12) 公開特許公報(A)

(11)特許出顧公開番号

#### 特開平7-66393

(43)公開日 平成7年(1995) 3月10日

(51) Int.Cl. 6

識別記号

FI

技術表示箇所

H01L 29/78 21/336

7514-4M

庁内整理番号

HOIL 29/78

301 L

等強循求 未請求 請求項の数3 OL (全 4 頁)

(21) 出職器号

(22) 出題日

特職平5-207408

平成5年(1993)8月23日

(71) 出題人 000156950

関西日本類気株式会社

磁質學大津市時以2丁目9番1号

(72) 免明者 西秋 染治

磁質県大津市晴嵐2丁目9番1号側四日本


电気株式会社内

#### (54) 【発明の名称】 半導体装置の製造方法 (57) 【要約】

【目的】 LDD構造を有するFETの低速度ソース・ドレイン領域の寸法を安定させ、特性のバラッキをなくす。

【情成】 平導体基板1の表面にゲート電極3を形成し、それをマスクとしてイオン注入4により低濃度ソース・ドレイン領域5,5を形成し、全面にシリコン酸化跌6を形成し、ゲート電極3とその側面のシリコン酸化跌6とをマスクとし、シリコン酸化鉄6を退過するイオン減去入10で高濃度ソース・ドレイン模様7,7を形成する。

。 30年 「効果」 修造度ソース・ドレイン領域5 e ,5 e の寸 法を規定するゲート電極 3 の側面のシリコン酸化楔 6 は エッチングされていないのでパラツキが大幅に少なくな



#### 【特許請求の範囲】

【請求項 1】半導体基板上にゲート電極を形成し、その ゲート電極をマスクとしてイオン注入により低濃度ソー ス・ドレイン領域を形成し、その後ゲート電極の上面及 び側面を含む半導体基板上に所定の厚みの絶縁膜を形成 し、前記ゲート電極及びその側面の絶縁膜をマスクとし て半導体基板上の絶縁膜を透過するイオン注入により、 高温度ソース・ドレイン領域を形成することを特徴とす る半導体装置の製造方法。

**『請求項 2】半導体基板上に設けたゲート絶縁膜上にゲ** ート電極を形成するI程と、そのゲート電極をマスクとして、不純物をイオン注入して低濃度ソース・ドレイン 領域を形成する工程と、その後全面に絶縁膜を形成する 工程と、前記ゲート電極及びその側面の前記絶縁膜をマ スクとし、前記絶縁膜を透過するエネルギーで不純物を イオン注入して高濃度ソース・トレイン領域を形成する 工程とを特徴とする半導体装置の製造方法。

【訪求項 3】半導体基板上に設けた活性層上にゲート電 極を形成する工程と、そのゲート電極をマスクとして、 不純物をイオン注入して低濃度ソース・ドレイン領域を 形成する工程と、その後全面に絶縁膜を形成する工程 と、前記ゲート電極及びその側面の前記絶縁膜をマスク とし、前記鉛縁膜を透過するエネルギーで不純物をイオ ン注入 して高速度ソース・ドレイン領域を形成する工程 とを特徴とする半導体装置の製造方法。

#### [発明の詳細な説明]

[0001]

【産業上の利用分野】本発明は電界効果トランジスタの 製法に関し、特にLDD構造を有する電界効果トランジ スタの製造方法に関する.

[0002]

【従来の技術】従来のLDD構造を有する電界効果トラ ンジスタ(以下FET)の製造方法をNチャンネルMO SFETを例として説明する。図3e~eは各工程での MOSFETの要部断面図である。

【0003】(1)P型SI 基板1の表面にゲート酸化 脚2を形成し、その上に例えばポリサイト等でゲート電 極3を形成する (図3 e 参照)。

【0004】(2)次にゲート電極3及び図外のフィー ルド酸化膜とかホトレジストをマスクに例えばリンのイ オン注入4を行い、その後熱処理を行って低濃度のソー ス・ドレイン領域5,5を形成する(図36参照)。 【0005】(3) 次に全面に例えば CV Dによりシリ コン酸化膜 6を例えば D. 15 μm形成する (図3c券

【0006】(4)次に垂直方向からの異方性エッチを 行って、シリコン酸化膜 6をゲート電極3の頂部と低濃 度ソース・ドレイン領域 5、5上において完全にエッチ ングされるまでエッチングを行う。 そうするとゲート電 極3の側面にサイドウォール5gが残る。また、ソース ・ドレイン5、5上のゲート酸化膜2もエッチングされ てなくなる (図3d参照)。

【0007】(5)次に酸化脒8を形成し、ゲート電極 3とサイドウォール 6aと図外のフィールド酸化膜また はホトレジストをマスクに例えばヒ素のイオン注入ョに より高濃度のソース・ドレイン領域7, 7を形成する (図3e参照).

【ロロロ8】以上の工程により、サイドウォール6aの 寸法に応じた低濃度ソース・ドレイン領域 5 a、 5 aが 形成される。

【0009】(6) その後層間絶縁膜(図示せず)やソ ース・ドレイン電極または配線(図示せず)を形成し て、LDD構造のNチャンネルMOSFETが完成す

[0010]

【発明が解決しようとする課題】ところで、上記の従来 のLDD構造のFETの製造方法は、サイドウォールに より低濃度のソース・ドレイン領域の寸法を確定し、そ のサイドウォールは異方性にエッチパックして作るの。 で、サイドウォールの寸法がパラヅキ、したがって低濃 度のソース・ドレイン領域の寸法がバラツキ、特性がバ ラツクという問題があった。

【ロロ11】特にゲート電極寸法が微細化するほど低濃 度のソース・ドレイン領域のバラツキにともなう特性の バラツキが顕著となる。

【0012】其処で本発明は、バラッキの少ないLDD

構造のFETの製造方法を提供する。 【課題を解決するための手段】そこで、この発明の半導 体装置の製造方法は、半導体基板上にゲート電極を形成 し、そのゲート電極をマスグとしてイオン注入により低 濃度ソース・ドレイン領域を形成し、その後ゲート電極 の上面及び側面を含む基板上に所定の厚みの絶縁膜を形 成し、前記ゲート電極及びその側面の前記絶縁膜をマス クとして半導体基板上の前記絶縁膜を透過するイオン注 入により、高濃度ソース・ドレイン領域を形成すること を特徴とする。

[0013]

【作用】上記の製造方法によれば、ゲート電極の側面の 新鮮版をエッチングすることなく高濃度ソース・ドレイ ン形成時のイオン注入のマスクとするので、低濃度ソー ス・ドレイン領域のパラッキは大幅に少なくなる。

[0014]

【実施例】以下この発明において図面を参照して説明す

【0015】図1はこの発明の一実施例のNチャンネル MOSFETの製造方法を示す工程毎の要部断面であ る。図3に示す従来例と同一の部分には同一符号を付し て説明を省略する。

【0016】(1)ゲート電極3とマスクにいおん注入 により低濃度ソース・ドレイン領域 5,5を形成する工 程 (図 1 e , 図 1 b) までは図 3 e , 図 3 b に示す従来 方法と同じである。

【0017】(2)次に従来(図3c)と同様に全面に 例えば CV D法によりシリコン酸化膜 5を所定の厚さ、 例えば O. 1 μ m 形成する (図 1 c 参照)

【0018】 (3) 次にゲート電極 3 及びその側面のシ リコン酸化膜 6及び図外のフィールド酸化膜又はホトレ ジストをマスクとしてシリコン酸化膜 6を透過するエネ ルギーで、例えば七素のイオン注入 1 口を行い高濃度の ソース・ドレイン領域で、7を形成する。

【0019】ゲート電極3の側面のシリコン酸化膜5の 厚みに応じて残る低濃度ソース・ドレイン領域5 e , 5 e は本実施例によればシリコン酸化膜 6をエッチングし ないので寸法が安定し、したがって特性のパラツキも少 なくなる。

【0020】(4)次にシリコン酸化粧6をそのまま層 間絶縁膜として利用するか、あ るいはその上にリンガラス層を検磨して層間絶縁膜として高能動ソース・ドレイ ン領域 7, 7 の表面をあ らわす開口を形成し、ソース・ ドレイン電極(または配線)を形成して、LDD構造を 有するMOSFETが完成する。

【OO21】以上の説明は、NチャンネルMOSFET について説明 したがP チャンネルMO SF ETについて も同様に実施できることはいうまでもない。

[0022]

【実施例2】次に本発明をMESFETに適用した例に ついて説明する。図2は各工程での本発明によるMES FETの要部断面図である。

【0023】 (1) 半絶縁性のGe A s基板 1 1 の表面 に例えばSiイオンを注入する等の方法で、n型活性層 12を形成し、それに接してタングステン等耐熱性材料 によりショットキ接合を形成するゲート電極 13を形成 する (図2 a 参照)

【0024】 (2) 次にゲート電極13と図外のホトレ ジストをマスクにSiのイオン注入を行い低濃度のソー ス・ドレイン領域15,15を形成する(図26参

【0025】(3) 次に全面に CV D法により例えばシ リコン酸化膜 1 5を例えばロ、1μm形成する(図2c 参照)。

【0026】(4)次にゲート電極及びその側面のシリ コン酸化膜6及び図外のボトレジストをマスクとし、シ リコン酸化膜を透過するエネルギーでSiのイオン注入 20を行い高濃度のソース・ドレイン領域17,17を 形成し、熱処理を行い活性化する (図2d参照)

【0027】(5)次にシリコン酸化膜をエッチングし て取り除き、高濃度ソース・ドレイン領域17,17に 接するオーミック電極を形成して、LDD構造のMES FETが完成する。

【0028】本実施例においても前記した第1の実施例 と同様の効果がある.

[0029]

【発明の効果】以上説明したように、この発明はゲート **電極の側面の絶縁膜をエッチングすることなく、低濃度** ソース・ドレイン領域の寸法出しに用いるので、バラツ キが少なく安定した特性のFETの製造を行うことがで

#### 【図面の簡単な説明】


【図1】 本発明の一実施例を示す工程毎の要部断面 図.


「図2】 本発明の他の実施例の工程毎の要部断面図。 【図3】 従来のMOSFET製造方法を示す工程毎の 要部断面図。

[符号の説明]

- 1 P型Si(半導体基板)
- 3, 13 ゲート電極
- 4 リンイオン注入
- 5, 5 e, 1 5, 1 5 e 低温度ソース・ドレイン電極 6, 1 6 シリコン酸化脒(絶縁脒) 7, 1 7 高温度ソース・ドレイン領域

- 10 ヒ素イオン注入
- 11 GaAs (半導体基板)
- 14,20 Siイオン注入





특1999-022665

#### (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. <sup>6</sup> HD1L 21/24	(11) 공개번호 특19 <del>99-02266</del> 5 (43) 공개일자 1999년08월26일
(21) 출원번호 (22) 출원일자	특1997-071900 1997년 12월 22일
(30) 우선권주장 (71) 출원인	97-226289 1997년08월22일 일본(JP) 미쓰바시덴키 가부시키가이샤 - 다니구찌 이찌로오, 기타오카 다카시
(72) 발명자	일본국 도쿄도 지요다쿠 마루노우치 2초에 2반 3고 마에다 시계노부
	일본 도꾜도 지요다꾸 마루노우지 2쪼메 2-3마쯔비시 덴기 가부시까가이샤 내
(74) 대리인	구영창, 이상희, 주성민
실사경구 : 있음	

#### (54) 반도체 장치의 제조 방법

#### 出会

실리사이드 보호막을 구비한 반도체 장치에 있어서, 실리사이드 보호막의 형성시의 오버 에청에 기인하는 부적합을 방지한 반도체 장치의 제조 방법을 제공한다.

보호 영역 PR 및 통상 영역 OR에 전면적으로 실리콘 산화막(8)을 형성한다. 그리고, 실리콘 산화막(8)의 상부로부터 실리콘 산화막(8)을 관통하도록 이온 주입법에 의해 N형 불순물을 도입하고, SDI 총(3)의 표면내에 자기 정합적으로 소오스 드레인 영역(7)을 형성한다.

#### 四班도

<u>52</u>

#### BAIN

#### 도면의 간단한 설명

- 도 1은 본 발명에 따른 제1 실시예의 반도체 장치의 제조 방법을 나타낸 도면.
- 도 2는 본 발명에 따른 제1 실시예의 반도체 장치의 제조 방법을 나타낸 도면.
- 도 3은 본 발명에 따른 제1 실시예의 반도체 장치의 제조 방법을 나타낸 도면.
- 도 4는 본 발명에 따른 제1 실시예의 반도체 장치의 제조 방법을 나타낸 도면.
- 도 5는 본 발명에 따른 제1 실시예의 반도체 장치의 제조 방법을 나타낸 도면.
- 도 6은 본 발명에 따른 제1 실시예의 반도체 장치의 제조 방법의 변형예를 나타낸 도면.
- 도 7은 본 발명에 따른 제1 실사예의 반도체 장치의 제조 방법의 변형예를 나타낸 도면.
- 도 8은 본 발명에 따른 제2 실시예의 반도체 장치의 제조 방법을 나타낸 도면.
- 도 9는 본 발명에 따른 제2 실시에의 반도체 장치의 제조 방법을 나타낸 도면.
- 도 10은 본 발명에 따른 제2 실시에의 반도체 장치의 제조 방법을 나타낸 도면.
- 도 11은 본 발명에 따른 제2 실시예의 반도체 장치의 제조 방법을 나타낸 도면.
- 도 12는 본 발명에 따른 제2 실시에의 반도체 장치의 제조 방법을 나타낸 도면.
- 도 13은 본 발명에 따른 제2 실시예의 반도체 장치의 제조 방법을 나타낸 도면.
- 도 14는 본 발명에 따른 제2 실시예의 반도체 장치의 제조 방법의 변형예를 나타낸 도면.
- 도 15는 본 발명에 따른 제2 실시예의 반도체 장치의 제조 방법의 변형예를 나타낸 도면.
- 도 16은 MOS 트랜지스터의 제조에 있어서의 살리사이트 공정을 설명하는 도면.
- 도 17은 MOS 트런지스터의 제조에 있어서의 살리사이트 공정을 설명하는 도면.
- 도 18은 실리사이드 보호막의 용도를 설명하는 도면.
- 도 19는 실리사이드막의 문제점을 설명하는 도면.

도 20은 실리사이드막의 문제점을 설명하는 도면.

도 21은 실리사이드 보호막의 동작을 설명하는 평면도.

도 22는 실리사이트 보호막의 동작을 설명하는 평면도.

도 23은 실리사이드 보호막의 문제점을 설명하는 도면.

도면의 주요 부분에 대한 부호의 설명

5, 5A : 게이트 산화막

6, 64: 게이트 전국

8, 15, 16 : 실리콘 산화막

9, 17 : 실리사이드 보호막

R1, R2 : 레지스트 마스크

11A, 21, 21A : 측벽 산화막

#### 발명의 상세한 설명

#### 발명의 목적

#### 世界的 今年上 기술 및 그 분야의 중래기술

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 실리사이드 보호막을 구비한 반도체 장치의 제 조 방법에 관한 것이다.

로직 LSI(대규모 집적 회로) 등에 사용되는 트랜지스터에서는 소오스/드레인 영역의 가생 저항 및 폴리실리콘 게이트 전국의 배선 저항을 동시에 저감시키기 위해 소오스 드레인 영역 및 폴리실리콘 게이트 전국의 표면에 선택적, 자기 정합적으로 실리사이드막을 형성하는 살리사이드(Salicide: self-aligned silicide)라고 하는 기술을 사용한다.

도 16 및 도 17을 사용하여 살리사이드 기술에 대해서 설명한다.

우선, 도 16에 도시한 비와 같이, 실리콘 기판 SB상에 MOS 트렌지스터 M1(이 경우는 N 채널형)을 사용한 후, 소오스 드레인 영역 SD의 표면상, 폴리실리콘 게이트 전국 GE의 노출 표면상, 촉벽 산화물 SW의 표 면상에 예를 들면 코발트(Co) 등의 금속막 ML을 스퍼터링에 의해 100 옹스트롬 정도의 두께로 형성한다.

이어서, 온도 조건 400~500℃에서 30~120초 정도의 열처리를 행하면, 금속막 ML과 실리콘총이 접한 부분이 반응하며 실리사이드막이 형성되게 된다. 그 후, 반등하지 않은 부분을 습식 에침에 의해 제거하고, 온도 조건 800~900℃에서 30~120초의 열처리를 행하는 것으로 도 17에 도시한 바와 같이 소오스드레인 영역 SD의 표면상 및 폴리실리콘 게이트 전국 6D의 노출 표면상에만 실리사이드막 SF이 형성되어진다.

앞서 설명한 바와 같이, 실리사이드막은 기생 저항이나 배선 저항을 저감시킨다는 잇점을 가지고 있지만, 한편으로 실리사이드막의 형성이 바람직하지 않은 현상을 초래할 경우도 있다. 이 경우에는 실리사이드 막의 형성을 원하지 않는 부분에서 실리사이드막의 형성을 방지하는 실리사이드 보호막을 형성하는 것으 로 대처하고 있다.

이어서, 실리사이드막을 형성하는 것에 의한 문제점 및 실리사이를 보호막에 대해 설명한다. 우선, 도 18에 반도체 집적 회로의 일례로서 인버터 회로 C2와 그를 보호하는 보호 회로 C1을 나타내고 있다.

보호 회로 C1은 P채널 MOS 트랜지스터 P1과 N채널 MOS 트랜지스터 N1을 직렬로 접속하여 구성하고, 양자를 접속하는 노드 NDI에 입력 패드 PD가 접속되어 있다. P채널 MOS 트랜지스터 P1의 게이트 전국은 전원전위(Ycc)에 접속되어 항상 OFF 상태로 되어 있다. N채널 MOS 트랜지스터 N1의 게이트 전국은 접지 전위에 접속되어 항상 OFF 상태로 되어 있다.

인버터 회로 C2는 P채널 MOS 트랜지스터 P2와 N채널 MOS 트랜지스터 N2을 직렬로 접속하며 구성되고, 양자의 접속 노드 ND2는 도사 하지 않은 다른 회로에 접속되어 있다. 그리고, P채널 MOS 트랜지스터 P2 및 N채널 MOS 트랜지스터 N2의 게이트 전국은 보호 회로 C1의 노드 ND1에 접속되어 있다.

여기서, 입력 패드 PD로부터 서어지(surge) 전압이 입력된 경우, 즉 ESD(Electro Static Discharge)가 생긴 경우를 상정한다. 서어지 전압은 통상의 MOS 트랜지스터의 동작 전압에 비해 아주 높은 전압이기 때문에, 보호 회로 다이 없으면 서어지 전압은 인버터 회로 C2의 P채널 MOS 트랜지스터 P2 및 N채널 MOS 트랜지스터 N2의 게이트 전압에 인가되고, 양자의 게이트 절면이 파괴될 우려가 있다. 그러나, 보호 회로 다의 존재에 의해 서어지 전압이 인가되면, P채널 MOS 트랜지스터 P1 및 K채널 MOS 트랜지스터 N1의 소오스 드레인 사이가 브레이크다운되어 전류가 흐르고, 인버터 회로 C2에 서어지 전압이 인가되는 것을 방지할 수 있다.

그렇지만, 보호 회로 CI에서 아주 큰 서어지 전압이 소오스 드레인간에 인가된 경우, 보호 회로 CI중악 P채널 MOS 트랜지스터 P1 또는 N채널 MOS 트랜지스터 NIOI 파괴되어 버린다. 이 파괴시의 서어지 전압을 ESD 내압이라 부르며, 될 수 있는 한 큰 값으로 설계하는 것이 바람직하다. 그런데, 소오스 드레인 영 역의 표면에 실리사이드막이 형성되어 있으면 ESD 내압이 저하할 가능성이 있다.

도 19에 MOS 트런지스터 MI의 평면 구성을 나타낸다. MOS 트런지스터 MI은 가늘고 긴 형상의 게이트 전 극 RE를 중앙에 배치하고, 그 짧은 쪽 방향의 양 외촉에 소오스 드레인 영역 SD가 설치되며, 소오스 드 레인 영역 SD의 표면에 실리사이드막 SF가 형성된 구성으로 되어 있다.

도 19에 도시한 영역 4의 확대도를 도 20에 도시한다. 실리사이드막 5는 일반적으로 다결정 구조로서, 도 20에 도시한 바와 같이 크고 작은 실리사이드의 결정 입자 6R로 구성되어 있다. 따라서, 결정 입계에 서는 각 입자의 형상이 반영되어 기복을 가지고 있다. 이것은 게이트 전국 6E의 단연부를 따라 있는 실 리사이드막 SFD의 단현부에서도 마찬가지로,도 20에 도시한 바와 같이 게이트 전국 60를 사이에 두고 결정 입자 6R이 대형하고 있다. 이러한 구조에서, 서머지 전압이 인가되면, 게이트 전국 6E의 양촉의 결정 입자 6R의 기복 부분(화살표 사이)에 서머지 전압의 집중이 일어나고, 그 부분이 집중적으로 파괴되어 MOS 트랜지스터의 동작이 불량으로 되어 보호 화로로서 기능을 잃게 된다. 이러한 이유로 보호 화로의 소오스 드레인 영역의 표면에 실리사이드막을 형성하지 않는 것으로 하고, 그 대신에 실리사이드 보호막 을 형성하는 것이다.

이어서, 도 21 및 도 22를 사용하여 실리사이트 보호막을 형성한 MOS 트랜지스터 M2의 구성에 대해서 설명한다.

도 21에 도시한 바와 같이, 게이트 전국 6E 및 게이트 전국 6E의 근방의 소오스, 드레인 영역 SD의 표면 상에는 실리콘 산화막(SiO<sub>2</sub>)으로 구성되는 실리사이트 보호막 SP가 형성되어 있다. 여기에서, 도 21에 도시한 A-A선에서의 단면도를 도 22에 도시한다.

도 22에 도시한 바와 같이, 실리사이트 보호막 SP는 게이트 전국 GE와, 촉벽 산화막 SW, 및 게이트 전국 GE와 근방의 소오스 드레인 영역 SD의 표면상에 형성되어 있고, 실리사이트 보호막 SP의 상부에는 실리사이트막 SF는 형성되어 있지 않다. 이러한 구성으로 함으로써 실리사이트막 SF의 단연부와 게이트 전국 GE의 단연부의 사이의 거리가 넓어지게 된다. 따라서, 실리사이트막 SF 단연부의 형상이, 기복이 연속한 형상으로서 서어지 전류가 돌출한 부분에 집중했다해도 서어지 전류는 저항이 높은 소오스 드레인 영역 SD 및 저(低)도프 드레인 영역 LD를 통과하는 것으로 전압이 저하하고, 또한 소오스 드레인 영역 SD 및 THY CHANGE GE COMP 및 기업에 열여 LD의 건 거리에 결쳐 통과하기 때문에 확산하게 되고, MOS 트랜지스터의 파괴가 방지되어 TURNOTE.

이상 설명한 바와 같이, 실리사이드막 약을 형성하는 것으로 부적합이 발생하는 MOS 트랜지스터에 있어서 는 실리사이드 보호막 SP를 형성하는 것으로 실리사이드막 SF의 형성을 방지하여 왔다.

그리고, 실리사이드 보호막 와의 형성에서는, 실리콘 기판 SB의 전면에 걸쳐 실리콘 산화막을 형성한 후, 이 실리콘 산화막을 건식 에칭에 의해 선택적으로 제거하는 것으로, 게이트 전국 低 및 게이트 전국 6E 근방의 소오스 드레인 영역 SD의 표면상에만 실리사이드 보호막 SP를 형성하도록 해왔다.

따라서, 실리콘 기판 SB의 표면은 MOS 트랜지스터의 측벽 산화막 SM의 형성시의 에청에 부가하여, 실리사이드 보호막 SP의 형성시의 에청에 노출되어 있었다. 벌크 실리콘 기판상에 MOS 트랜지스터를 형성하는 경우라면, 에칭 횟수가 다소 증가하여 기판 표면이 다소 제거되어도 중대한 문제는 발생하지 않지만, 절 연성 기판상에 막 형태로 형성된 반도체총, 즉 SDI(semiconductor-on-isolation)총을 구비한 SDI 기판상 에 MOS 트랜지스터를 형성할 경우에는, 에칭 횟수의 증가는 중대한 문제를 일으키게 된다.

도 23에 SOI 기판상에 형성된 MOS 트랜지스터 M3에 실리사이드 보호막을 형성한 경우의 구성을 도시한다. 도 23에서 SOI 기판 SI는 실리콘 기판 SB의 상부에 매립 절연총 BO가 형성되고, 매립 절연총 BO의 상부에 SOI총 SLOI 형성된 구성을 갖고 있다. 그리고, SOI총 SL상에 MOS 트랜지스터 M3가 형성되어 있다. 일반 적으로 SOI총 SL의 두께는 얇아 오버 에청에 의한 영향을 무시할 수 없다.

예를 들면, 도 23에서 측벽 산화막 3째의 단연부에는 측벽 산화막 3째의 형성시에 발생하는 오버 에청에 의해 생긴 단차 미이 존재하고 있고, 단차 미의 낙차에 상당하는 분만큼 301층 요의 두께가 감소하고 있다. 또한, 실리사이드 보호막 3P의 단연부에는 실리사이드 보호막 3P의 형성시에 발생하는 오버 에청에 의해 생긴 단차 12가 존재하고 있고, 단차 12의 낙차에 상당하는 양만큼 301층 요의 두께가 감소된다. 이와 같이, 2회의 오버 에청에 의해 실리사이드 보호막 3P로 덮여있지 않은 부분의 301층 요의 두께는 대폭 감소하고, 그곳에 실리사이드막 3F를 형성하면, 남은 301층 3L이 모두 실리사이드막 3F로 되어 버릴 가능성이 있다. 그리고, 301층 3L이 모두 실리사이드막 3F로 된 부분에서는 매립 절연층 80(310,층)와 실리사이드막 3F와의 밀착성이 나쁨에 기인하며 실리사이드막 3F가 박리해 도전성의 먼지로 되고, 이것이 반도체 장치의 등작 특성에 악영향을 미친다는 문제가 있었다. 또한, 소오스 드레인 영역으로 되는 부분이 실리사이드막 3F로 되어 박리되면, 반도체 장치의 증래와 기능을 얻을 수 없다는 문제가 있었다.

#### 监督이 이루고자하는 기술적 多제

본 발명은 상기와 같은 문제를 해소하기 위하여 이루어진 것으로, 실리사이드 보호막을 구비한 반도체 장치에 있어서, 실리사이드 보호막의 형성시의 오버 에칭에 기인하는 부적합을 방지한 반도체 장치의 제조 방법을 제공한다.

본 발명에 따른 반도체 장치의 제조 방법은, 반도체 기판상에 형성된 제1 및 제2 MOS 트랜지스터를 구비하고, 상기 제1 MOS 트랜지스터에서 실리사이드막의 형성을 원하지 않는 부분에는 실리사이드 보호막이 형성된 반도체 장치의 제조 방법에 있어서, 상기 반도체 기판의 주면상에 상기 제1 및 제2 MOS 트랜지스터가 형성되는 영역에 각각 제1 및 제2 MOI트 산화막과, 제1 및 제2 MOI트 전국을 차례로 적충하여 형성하는 공정 (a)와, 상기 제1 및 제2 MOI트 전국을 마스크로 하여 상기 반도체 기판의 표면내에 자기 정합적으로 비교적 저농도인 제1 도전형의 제1 반도체 영역을 각각 형성하는 공정 (b)와, 상기 제1 및 제2 게이트 전국의 측면 비깥쪽의 상기 반도체 기판의 표면내에 자기 정합적으로 비교적 저농도인 제1 도전형의 제1 반도체 영역을 각각 형성하는 공정 (b)와, 상기 제1 및 제2 게이트 전국의 측면에 형성된 상기 산화막을 마스크로 하여 상기 산화막의 상부로부터 제1 도전형의 불순물 이온을 주입하고, 상기 제1 반도체 영역을 포함하는 상기 반도체 기판의 표면내에 자기 정합적으로 비교적 고농도인 제1 도전형의 제2 반도체 영역을 포함하는 상기 반도체 기판의 표면내에 자기 정합적으로 비교적 고농도인 제1 도전형의 제2 반도체 영역을 형성하는 공정 (d)와, 상기제1 게이트 전국의 상부로부터 제1 도전형의 불순물 이온을 주입하고, 상기 제1 반도체 영역을 형성하는 공정 (d)와, 상기제1 게이트 전국의 상부로부터 이 제1 게이트 전국의 측면 바깥쪽 근반의 상기 산화막의 상부 다시 전화막의 상부로부터 이 제1 게이트 전국의 측면 바깥쪽 근반의 상기 산화막의 상부 두어 상기제1 게이트 전국의 상부로부터 이 제1 개이트 전국의 측면 바깥쪽 근반의 상기 산화막의 상부 두어 상기제3 게이트 전국의 상부로부터 이 제2 개이트 산화막의 측면의 상기 산화막을 취임 산화막으로서 남겨 두어 상기제2 게이트 전국 및 상기 제2 게이트 산화막의 측면의 상기 산화막을 취임 산화막으로서 남겨 두는 공정

(f)를 포함하고 있다.

본 발명에 따른 반도체 장치 제조 방법은, 상기 공정 (f)가, 상기 레지스트 마스크로 덮이지 않은 상기 산화막의 두메를 미방성 건식 예정법에 의해 얇게 하는 공정 (f-1)과, 두메가 얇아진 상기 산화막을 습식 예정법에 의해 제거하는 공정(f-2)를 포함하고 있다.

변형법에 되어 제거하는 송성(1-2)을 포함하고 있다.

본 발명에 따른 반도체 장치의 제조 방법은, 반도체 기판상에 형성된 제1 및 제2 MOS 트랜지스터를 구비하고, 상기 제1 MOS 트랜지스터에서 실리사이드막의 형성을 원하지 않는 부분에는 실리사이드 보호막이 형성된 반도체 장치의 제조 방법에 있어서, 상기 반도체 기판의 주면상의 상기 제1 및 제2 MOS 트랜지스터가 형성되는 영역에 각각 제1 및 제2 게이트 산화막, 제1 및 제2 게이트 건극을 차례로 적충하여 형성하는 공정 (a)와, 상기 제1 및 제2 게이트 전극을 마스크로 하여 상기 반도체 기판에 제1 도전형의 불순물 이온을 주입하고, 상기 제1 및 제2 게이트 전극을 하는 공정 (b)와, 상기 제1 및 제2 게이트 전극의 측면 바깥쪽의 상기 반도체 기판의 표면내에 자기 정합적으로 비교적 저봉도인 제1 도전형의 제1 반도체 영역을 각각 형성하는 공정(b)와, 상기 제1 및 제2 게이트 전극의 측면 바깥쪽의 상기 반도체 기판의 표면내에 자기 정합적으로 비교적 저봉도인 제1 도전형의 제1 반도체 영역을 각각 형성하는 공정(c)와, 상기 제1 산화막의 두 [메] 이방성 건식 에청법에 의해 얇게 하고, 상기 제1 게이트 전극 및 상기 제1 게이트 산화막의 측면에 제2의 측별 산화막을, 상기 제2 게이트 전극 및 상기 제2 게이트 산화막의 측면에 제2의 측별 산화막을, 상기 제2 게이트 전극 및 상기 제1 산화막의 상부로부터 제1 도전형의 불순물 이온을 주입하고, 상기 제1 반도체 영역을 포함하는 상기 제1 산화막의 상부로부터 제1 도전형의 불순물 이온을 주입하고, 상기 제1 반도체 영역을 형성하는 공정(e)와, 두 제가 얇아진 상기 제1 산화막의 상부에 제2 산화막을 형성하는 공정(f)와, 상기 제1 게이트 전극의 상부로부터 이 제1 게이트 전극의 상부에 제2 산화막을 형성하는 공정(b)와, 상기 제2 산화막의 상부로부터 이 제1 게이트 전극의 상부로부터 이 제1 게이트 전극의 상부로부터 이 제2 개이트 전략의 상부에 제2 산화막을 정성하는 공정(b)와, 상기 제2 산화막의 상부에 제2 산화막을 정성하는 공정(b)와, 상기 제2 산화막의 상부에 제2 산화막을 성하는 공정(b)와, 상기 제2 산화막의 상부에 의해 제거하고, 상기 제2 산화막의 상부에 의해 제거하고, 상기 제2 산화막의 상기 제2 산화막을 상기 실리사이도 보호막으로 하는 공정(h)를 포함하고 있다.

#### 발명의 구성 및 작용

A. 제1 실시예

A-1. 제조 방법

본 발명에 따른 제1 실시예로서 실리사이드 보호막을 필요로 하는 MOS 트랜지스터를 구비한 반도체 장치(100)의 제조 방법을 제조 공정을 차례로 도시한 도 1 내지 도 5를 사용하여 설명한다.

우선, 도 1에 도시한 공정에서 실리콘 기판(1)의 상부에 매립 절연총(2)과, SOI총(3)이 차례로 형성된 SOI 기판(10)을 준비한다. 그리고, 실리사이드 보호막을 필요로 하는 MOS 트랜지스터가 형성되는 보호 영역 PR 및 실리사이드 보호막을 필요로 하지 않는 MOS 트랜지스터가 형성되는 용상 영역 OR에 각각 케이트 산화막(5 및 5A), 케이트 전국(6 및 6A)을 선택적으로 형성하고, 이 케이트 전국(6 및 6A)을 마스크로 하여 SOI총(3)에 미온 주입법에 의해 N형 불순물(예를 들면 As)를 도입하여, SOI총(3)에 표면내에 자기 정합적으로 저도프 드레인 영역(4)(제1 반도체 영역)을 형성한다. 또한, SOI총(3)에는 미리 P형 불순물이 비교적 저농도로 도입되어 있다.

이어서, 도 2에 나타낸 공청에서, 보호 영역 PR 및 통상 영역 OR에서 전면적으로 실리콘 산화막(8)을 형성한다. 그리고, 실리콘 산화막(8)의 상부로부터 실리콘 산화막(8)을 판통하도록 이온 주입법에 의해 N형 불순물(예를 들면 As)를 도입하고, SOI총(3)의 표면내에 자기 정합적으로 소오스 드레인 영역(7)(제2반도체 영역)을 형성한다.

여기에서, 게이트 전국(6 및 6A)의 하부의 SOI총(3)내에, 또한 저도프 드레인 영역(4)를 남기고자 하는 부분에는 불순물이 주입되지 않도록 하기 위해 게이트 전국(6 및 6A)의 두께, 및 실리콘 산화막(8)의 두 메에는 유의한다. 예를 들면, 불순물로서 비소(As)를 사용하는 경우는, 주입 에너지가 80keV이면, 게이 트 전국(6 및 6A)의 두께는 2000용스트롬 정도, 실리콘 산화막(8)의 두께는 500 용스트롬 정도로 한다.

또한, 상기 두메에서는 플루오르화 봉소(BF.)를 불순물로서 사용하는 경우(P형 MCS 트랜지스터를 형성하는 경우)는 그의 주입 에너지는 60keY 정도로 한다.

이와 같이 실리콘 산화막(8)을 통해 미온 주입을 행함으로써 S이총(3)의 표면에 주입에 의한 손상이 주머지는 것이 방지된다.

이어서, 도 3에 도시한 공정에서, 보호 영역 PR에서의 실리콘 산화막(8)의 소정 부분에 선택적으로 레지스트 마스크 RI을 형성한다. 레지스트 마스크 RI은 실리콘 산화막(8)을 실리사이드 보호막으로서 남기지않은 부분을 덮도록 형성되고, 도 3에서는 게미트 전극(6)의 상부로부터 게미트 전극(6)의 근방의 소오스 드레인 영역(7)의 상부에 걸쳐 형성된다.

이어서, 도 4에 도시한 공정에서, 건식 에청에 의해 레지스트 마스크 RI에 덮여진 부분 이외의 실리콘 산화막(8)을 제거한다. 이 공정에 의해 게이트 전국(6)의 상부로부터 게이트 전국(6)의 근방의 소오스 드레인 영역(7)의 상부에 걸쳐서는 실리사이드 보호막(9)이 형성되고, 게이트 전국(6A) 및 게이트산화막(5A)의 양측면에는 측벽 산화막(11A)이 형성되어진다.

이어서, 레지스트 마스크 위을 제거한 후, 전면적으로 예를 들면 코발트(Co) 등의 금속막을 스퍼터링에 의해 100 옹스트롬 정도의 두께로 형성한다. 이어서, 온도 조건 400~500c로 30~120초 정도의 열쳐리 를 행하면, 금속막과 실리콘홀이 접한 부분이 반응하여 실리사이드막이 형성되게 된다. 그 후, 반응하지 않은 부분을 습식 에청에 의해 제거하고, 온도 조건 800~900c로 30~120초 정도의 열처리를 행하면, 도 5에 도시한 바와 같이 소오스 드레인 영역(7)의 노출 표면상 및 게이트 전극(6A)의 노출 표면상에만 실 리사이드막(12)이 자기 정합적으로 형성된 반도체 장치(100)가 얻어지게 된다.

또한, 실리사이드막(12)로서는 티탄 실리사이드(TiSi\_), 또는 니켈 실리사이드(NiSi\_), 텅스텐 실리사이

드(WSi2) 등 어떤 실리사이드막이라도 관계없다.

#### A-2. 특징적 작용 효과

이상 설명한 바와 같이, 본 발명에 따른 제1 실시예에서는 보호 영역 PR에서의 실리사이드 보호막 및 통상 영역에서의 측벽 산화막(11A)을 양자에 공통하도록 형성된 실리콘 산화막(8)에 1회의 예청 공정을 실시함으로써 형성하기 때문에, SOI총(3)의 표면이 오버 예정에 의해 깎이는 횟수가 저감하고, SOI총(3)의 두께가 과도하게 감소하는 것이 방지되기 때문에, 실리사이드 공정에서 SOI총(3)이 모두 실리사이드막으로 될 가능성이 저감한다. 따라서, 실리사이드막(12)미 박리하며 도전성의 먼지로 되는 현상이 방지되기 때문에, 도전성의 먼지의 존재에 의해 반도체 장치의 동작 특성이 열화하는 것이 방지되고, 또한 실리사이드막(12)의 박리로 기인하는 반도체 장치로서의 기능의 저하를 방지할 수 있다. 또한, 실리콘산화막(8)을 통해 소오스 드레인 주입을 행함으로써 SOI총(3)의 표면에 주입에 의한 손상이 주어지는 것이 방지된다.

이와 같이, 실리사이드 보호막(9) 및 측벽 산화막(IIA)을 공통의 실리콘 산화막(8)으로 형성하고, 실리콘 산화막(8)을 통해 소오스 드레인 주입을 행하는 것으로 이상 설명한 작용 효과 이외에 제조 공정을 간략 화할 수 있는 효과가 얻어진다.

예를 들면, 미국 특허 5585299호 공보에서는, 실리사이드 보호막 및 측벽 산화막을 공통의 실리콘 산화막으로 형성하는 구성이 개시되어 있지만, 보호 영역으로의 MOS 트랜지스터의 상부로부터 실리사이드 보호막을 완전히 제거한다는 기술적으로 곤란한 공정 마을 완전히 제거한다는 기술적으로 곤란한 공정 마을요하게 된다. 따라서, 제조 공정이 복잡하게 되는 것과 함께, 소오스 드레인 영역 표면의 오버 메침에 의한 손상도 발생하지만, 보호 영역의 MOS 트랜지스터의 상부로부터 실리사이드 보호막을 제거할 필요가 없는 본원 발명에서는 그와 같은 문제는 없다.

또한, 게이트 전국의 측면 부분도 포함하여 실리사이드 보호막을 완전히 제거하는데는 건식 에침만으로는 불총분하고, 습식 에창, 그것도 비교적 장시간의 습식 에칭이 필요하지만, 장시간의 습식 에칭에 의해 MOS 트랜지스터의 게이트 산화막도 제거되어 MOS 트랜지스터가 파괴될 가능성이 있지만, 본원 발명에서는 그러한 문제는 발생하지 않는다.

또한, 미국 특허 562344호 공보 및 5021853호 공보에서는, 실리사이트 보호막 및 촉벽 산화막을 공통의 실리콘 산화막으로 형성하는 구성이 개시되어 있지만, 소오스 드레인 주입은 상기 실리콘 산화막을 형성 하기 전에 게이트 전국을 마스크로 하여 이온 주입법에 의해 형성하고 있다. 따라서, 기판 표면으로의 주입에 의한 손상을 방지할 수는 없다. 또한, 게이트 전국을 마스크로 하여 소오스 드레인 영역을 형성 하고 있으며, 저도프 드레인 영역은 형성되지 않고 본원 발명의 구성과는 다르다.

#### A-3. 변형예

이상 설명한 본 발명에 따른 제1 실시예에서는 도 3에 도시한 공정에서 보호 영역 FM에서의 실리콘 산화막(8)의 소정 부분에 선택적으로 레지스트 마스크 RI을 형성한 후, 도 4에 도시한 공정에서 건식 에청에의해 레지스트 마스크 RI으로 덮인 부분 이외의 실리콘 산화막(8)을 제거하는 예를 나타내었다. 그러나, SOI총(3)의 표면의 오버 에청을 방지한다는 관점으로부터 이하와 같은 방법을 채용할 수도 있다.

즉, 도 3에 도시한 공정에 계속하여 도 6에 도시한 비와 같이 건식 에청에 의해 레지스트 마스크 R1으로 덮인 부분 미외의 실리콘 산화막(8)을 소정의 두께로 되기까지 제거한다. 이 경우, 실리콘 산화막(8)은 S0[총(3)상에 200 용스트롬 정도의 두께로 되도록 한다.

이어서, 도 7에 도시한 공정에서, 습석 에청에 의해 남아 있던 실리콘 산화막(8)을 완전히 제거한다. 습식 에청은 실리콘에 대한 선택비가 높기 때문에, S이층(3)의 표면이 오버 에청되는 비율이 작고, S이층(3)의 두께가 과도하게 감소하는 것이 더욱 방지되기 때문에, 실리사이드 공정에서 S이층(3)이 모두살리사이드막으로 될 가능성이 더욱 저감되게 된다.

또한, 습식 에청은 등방적이기 때문에, 레지스트 마스크 RI으로 덮이지 않은 부분, 즉 실리사이드 보호막(9)의 단면부(91)이 약간 제거되게 되며, 이 단면부(91)의 표면 형상이 완만하게 경사한 형상으로 된다. 이것은 통상 명역 OR의 MOS 트랜지스터에서의 측벽 산화막(11A)의 표면 형상에서도 마찬가지이고, 본 변형예를 적용한 경우의 특징이라고 말할 수 있다.

#### B. 제2 실시예

#### B-1. 제조 방법

도 1 내지 도 5를 사용하여 설명한 제1 실시예에서는, 실리사이드 보호막(9) 및 촉벽 산화막(11A)을 공통의 실리콘 산화막(8)으로 형성하고, 실리콘 산화막(8)을 통해 소오스 드레인 주입을 행하는 예를 설명하였지만, 오버 에청의 횟수를 줄인다는 관점에서 이하 도 8 내지 도 13을 사용하여 설명하는 제조 방법을 채용할 수 있다.

우선, 도 8에 도시한 공정에서, 실리콘 기판(1)의 상부에 매립 절연총(2)과, SOI총(3)이 차례로 형성된 SOI 기판(10)을 준비한다. 그리고, 실리사이드 보호막을 필요로 하는 MOS 트랜지스터가 형성되는 보호 영역 PR 및 실리사이드 보호막을 필요로 하지 않는 MOS 트랜지스터가 형성되는 통상 영역 OR에 각각 게이트 산화막(5 및 5A)과, 게이트 전국(6 및 6A)을 선택적으로 형성하고, 이 게이트 전국(6 및 6A)을 마스크로 하다 SOI총(3)에 이온 주입법에 의해 N형 불순물(예를 들면 As)을 도입해 SOI총(3)에 표면내에 자기 정합적으로 저도프 드레인 영역(4; 제1 반도체 영역)을 형성한다. 또한, SOI총(3)에는 P형 불순물이 비교적 저농도로 도입되어 있다.

이어서, 도 9에 도시한 공청에서, 보호 영역 PR 및 통상 영역 OR에서 전면적으로 실리콘 산화막(15; 제1 의 실리콘 산화막)을 형성한다. 그리고, 실리콘 산화막(15)의 상부로부터 실리콘 산화막(15)을 관통하도 록 이온 주입법에 의해 N형 불순물(예를 틀면 As)을 도입하고, 201층(3)의 표면내에 자기 정합적으로 소 오스 드레인 영역(7; 제2 반도체 영역)을 형성한다.

여기에서, 게이트 전국(6 및 6A)의 하부의 SOI총(3)내에, 또한 저도프 드레인 영역(4)을 남기고자 하는 부분에는 불순물이 주입되지 않도록 하기 위해 게이트 전국(6 및 6A)의 두께 및 실리콘 산화막(15)의 두 께에는 유의한다. 예를 들면, 불순물로서 비소(As)를 사용하는 경우는, 주입 에너지가 80keV이면, 게이 트 전국(6 및 6A)의 두께는 2000 옹스트롬 정도, 실리콘 산화막(15)의 두께는 500 옹스트롬 정도로 한다.

게다가, 상기 두페에 있어서는, 플루오르화 봉소(BF₁)를 불순물로서 사용하는 경우(P형 MOS 트랜지스터를 형성하는 경우)는 그 주입 에너지는 60keV 정도로 한다.

미와 같이, 실리콘 산화막(15)을 통해 이온 주입을 행합으로써 SOI총(3)의 표면에 주입에 의한 손상이 주 머지는 것이 방지된다.

이머서, 도 10에 도시한 바와 같이 건식 에칭에 의해 실리콘 산화막(15)을 소정의 두께로 될때까지 제거 한다. 이 경우, 실리콘 산화막(15)는 S이총(3)상에서 200 옹스트롬 정도의 두께로 되도록 한다. 이 공 정에 의해 게이트 전극(6A) 및 게이트 산화막(5A)의 양촉면에는 촉벽 산화막(21A)이 형성되고, 게이트 전 극(6) 및 게이트 산화막(5)의 양촉면에는 촉벽 산화막(21)이 형성되게 된다. 또한, 게이트 전극(5 및 5A)의 상면에는 실리콘 산화막(15)이 200 옹스트롬의 두께로 남아 있게 된다.

이어서, 도 11에 도시한 공정에서, 전면적으로 실리콘 산화막(16; 제2의 실리콘 산화막)을 형성하고, 보호 영역 PR에서의 실리콘 산화막(15)의 소정 부분에 선택적으로 레지스트 마스크 PC를 형성한다. 실리콘 산화막(16)의 두께는, 예를 들면 1000 옹스트롬 정도로 한다.

레지스트 마스크 R2는 실리콘 산화막(16)을 실리사이드 보호막으로서 남기고자 하는 부분을 덮도록 형성 되고, 또 11에서는 게이트 전국(6)의 상부로부터 게이트 전국(6)의 근방의 소오스 드레인 영역(7)의 상 부에 걸쳐 형성된다.

이어서, 도 12에 도시한 공정에서 건식 에청에 의해 레지스트 마스크 R2로 덮인 부분 이외의 실리콘 산화막(16) 및 그 하부의 실리콘 산화막(15)을 제거한다. 이 공정에 의해, 게이트 전국(6)의 상부로부터 게이트 전국(6)의 근방의 소오스 드레인 영역(7)의 상부에 걸쳐서는 실리사이드 보호막(17)이 형성되고, 게이트 전국(6A) 및 게이트 산화막(5A)의 양촉면에는 촉벽 산화막(22)이 형성되게 된다.

다음에, 레지스트 마스크 R2를 제거한 후, 도 13에 도시한 공정에서 살리사이드 기술에 의해 소오스 드레인 영역(7)의 노출 표면상 및 게이트 전국(GA)의 노출 표면상에만 살리사이드막(12), 예를 들면 코발트살리사이드를 자기 정합적으로 형성하는 것으로 반도체 장치(200)가 얼머지게 된다. 게다가, 살리사이드막(12)의 형성 방법에 대해서는 제1 실시예와 마찬가지이기 때문에, 중복 설명은 생략한다.

이상의 설명에 있어서는, 도 9에 나타낸 공정에서 실리콘 산화막(15)의 상부로부터 이온 주입을 행하고, 소오스 드레인 영역(7)을 형성하는 예에 대해서 나타냈지만 소오스 드레인 주입은 도 10에 도시한 공정 에서 행하여도 좋다.

즉, 건식 에청에 의해 실리콘 산화막(15)을 소정의 두께로 되기까지 제거한 후에 얇아진 실리콘 산화막(15)을 관통하도록 소요스 '드레인 주입을 행하여도 좋다. 이 경우, 게이트 전극(6A) 및 게이트 산화막(5A)의 양촉면에는 촉벽 산화막(F1A)이 형성되고, 게이트 전극(6A) 및 게이트 산화막(5A)의 산화막(5)의 양촉면에는 촉벽 산화막(11)이 형성되어 있기 때문에, 촉벽 산화막(11 및 11A)의 하부에는 N 형 불순물이 추가 주입되는 일은 없고 저도프 드레인 영역(4)가 남겨지게 된다.

게다가, 실리콘 산화막(15)은 200 용스트롭 정도이기 때문에, 불순물로서 비소(As)를 사용하는 경우는, 주입 에너지는  $40\sim50$ keV 정도이면 된다. 또한, 이와 같이 실리콘 산화막(15)가 많은 경우에도 주입에 의한 손상이 \$01층(3)의 표면에 주어지는 것을 방지하는 효과는 가지고 있다.

#### 8-2. 특징적 작용 효과

이상 설명한 바와 같이, 본 발명에 따른 제2 실시예에서는 저도프 드레인 영역(4)를 남기기 위한 실리콘 산화막(15)과, 실리사이드 보호막(17)은 다른 공정에서 형성되게 되지만, SDI총(3)의 표면이 예정을 받는 횟수는 1회로 끝나기 때문에, SDI총(3)의 표면이 오버 예정에 의해 শ이는 횟수가 저감되고, SDI총(3)의 두께가 과도하게 감소하는 것이 방지되기 때문에, 실리사이드 공정에서 SDI총(3)이 모두 실리사이드막으로 될 가능성이 감소된다. 따라서, 실리사이드막(12)가 박리하여 도전성의 먼지로 되는 것이 방지되고, 도전성의 먼지의 존재에 의해 반도체 장치의 동작 특성이 열화하는 것이 방지되며, 또한 실리사이드막(12)의 박리에 기안하는 반도체 장치로서의 기능의 저하를 방지할 수 있다. 또한, 실리콘 산화막(15)을 통해 소오스 드레인 주입을 행함으로써 SDI총(3)의 표면에 주입에 의한 손상이 주어지는 것이 방지된다.

또한, 저도프 드레인 영역(4)을 남기가 위한 실리콘 산화막(15)과 실리사이드 보호막(17)을 다른 공정에서 형성하기 때문에, 양자의 두께를 다르게 하고자 하는 경우에 적합하다. 예를 들면, MOS 트랜지스터의 소오스 드레인 내압을 비롯한 전기 특성을 조정하기 위해 저도프 드레인 영역(4)의 평면 방향의 길이를 조정할 필요가 있지만, 그 길이를 얻기 위해서는 실리콘 산화막(15)의 두께를 실리사이드 보호막(17)에서 요구되는 두께보다도 얇게 해야만 하지만, 본원 발명은 이러한 경우에 적합하다.

게다가, 촉벽 산화막(21 및 21A) 형성후에 소오스 드레인 주입을 행할 경우에는, 촉벽 산화막(21 및 21A)의 두께를 조정하는 것으로 저도프 드레인 영역(4)의 평면 방향의 길이를 조정할 수 있다.

#### R\_3 H15400

이상 설명한 본 발명에 따른 제2 실시예에서는 도 11에 도시한 공정에서 보호 영역 PR에서의 실리콘 산화막(16)의 소정 부분에 선택적으로 레지스트 마스크 R2를 형성한 후, 도 12에 도시한 공정에서 건석 에칭에 의해 레지스트 마스크 R2로 덮인 부분 이외의 실리콘 산화막(16)을 제거하는 예를 도시하였다. 그러나, S이층(3)의 표면의 오버 에칭을 방지한다는 관점으로부터 미하와 같은 방법을 채용할 수도 있다.

즉, 도 11에 도시한 공정에 계속하여 도 14에 도시한 바와 같이 건식 에침에 의해 레지스트 마스크 R2로 덮인 부분 미외의 실리콘 산화막(16)을 소정의 두메로 되기까지 제거한다. 이 경우, 실리콘 산화막(16) 은 실리콘 산화막(15)상에서 200 옹스트롬 정도의 두메로 되도록 한다.

이어서, 도 15에 도시한 공정에서, 습식 에청에 의해 실리콘 산화막(16 및 15)을 완전히 제거한다. 습식 에청은 실리콘에 대한 선택비가 높기 때문에, Sol총(3)의 표면이 오바 에청되는 비율이 작고, Sol총(3)의 두께가 과도하게 감소하는 것이 더욱 방지되기 때문에, 실리사이드 공정에서 Sol총(3)이 모두 실리사이드 막으로 될 가능성이 더욱 감소하게 된다.

또한, 습식 에칭은 등방적이기 때문에, 레지스트 마스크 R2로 덮이지 않은 부분, 즉 실리사이드 보호막(17)의 단연부(171) 및 실리콘 산화막(15)의 단연부(151)가 약간 제거되게 되고, 이 단연부(171 및 151)의 표면 형상이 수직 단면 방향으로 완만하게 기울어진 형상으로 된다. 이것은 통상 영역 OR의 MOS 트랜자스터에서의 촉박 산화막(22)의 표면 형상에서도 마찬가지로, 본 변형예를 적용한 경우의 특징이라 고 말할 수 있다.

또한, 이상 설명한 본 발명에 따른 제1 및 제2 실시예에서는 SOI 기판상에 MOS 트랜지스터를 형성하는 예 에 대해서만 설명하였지만, 본원 발명은 벌크 실리콘 기판상에 MOS 트랜지스터를 형성할 경우에 적용해도 된다는 것은 말할 것까지도 없다.

#### 监督의 夏季

본 발명에 따른 반도체 장치의 제조 방법에 의하면, 실리사이드 보호막 및 제1 반도체 영역을 남겨 저도 프 드레인 영역으로 하기 위한 산화막을 양자에 공통하도록 형성된 산화막에 1회의 에칭 공정을 실시하는 것으로 형성하고, 소오스 드레인 영역으로 되는 제2 반도체 영역을 산화막을 통한 미온 주입에 의해 형성하기 때문에 제조 공정을 간략화하며 제조 단가의 저감을 도모할 수 있는 것과 함께, 반도체 기판의 표면이 오버 에칭에 의해 깎이는 횟수가 저감한다. 따라서, 실리사이드 보호막 및 흑택 산화막의 단연부근방의 반도체 기판 표면내에 존재하는 제2 반도체 영역의 두께가 과도하게 감소하는 것이 방지되기 때문에, 제2 반도체 영역의 두메의 감소에 기인하는 부적합의 발생을 방지한 반도체 장치가 얼어진다. 또한, 산화막을 통해 불순률 주입을 행함으로써 반도체 기판의 표면에 주입에 의한 손상이 주어지는 것이 방지된다.

또한 본 발명에 따른 반도체 장치의 제조 방법에 의하면, 반도체 가판 재료에 대한 선택비가 높은 습식 에청에 의해 두께가 얇다진 산화막을 제거하기 때문에, 반도체 기판의 표면이 오버 에청되는 비율이 작 고, 실리사이드 보호막 및 촉벽 산화막의 단연부 근방의 반도체 기판 표면내에 존재하는 제2 반도체 영역 의 두께가 과도하게 감소하는 것이 더욱 방지된다.

또 본 발명에 따른 반도체 장치의 제조 방법에 의하면, 제1 반도체 영역을 남겨 저도프 드레인 영역으로 하기 위한 제1 산화막과, 실리사이드 보호막과는 다른 공정에서 형성되기 되지만, 반도체 기판의 표면이 외출을 받는 횟수는 1회로 끝나기 때문에, 반도체 기판의 표면이 오버 에칭에 의해 깎이는 횟수가 감소하고, 반도체 기판의 두메가 과도하게 감소하는 것이 방지된다. 따라서, 실리사이드 보호막 및 제1 및 제2 의 측벽 산화막의 단연부 근방의 반도체 기판 표면내에 존재하는 제2 반도체 영역의 두께가 과도하게 감소하는 것이 방지되기 때문에, 제2 반도체 영역의 두메의 감소에 기인하는 부적합의 발생을 방지한 반도체 장치가 얻어진다. 또한, 제1의 산화마을 통해 불순물 주입을 행할으로써 반도체 기판의 표면에 주입에 의한 손상이 주어지는 것이 방지된다. 게다가, 제1 반도체 영역을 남겨 저도프 드레인 영역으로 하기위한 제1 산화막과, 실리사이드 보호막을 다른 공정에서 형성하기 때문에, 양자의 두께가 다른 반도체 장치에 적합한 제조 방법을 얻을 수 있다.

#### (57) 경구의 범위

청구항 1. 반도체 기판상에 형성된 제1 및 제2 MOS 트랜지스터를 구비하고, 상기 제1 MOS 트랜지스터에서 실리사이드막의 형성을 바라지 않는 부분에는 실리사이드 보호막이 형성된 반도체 장치의 제조 방법에 있어서,


- (a) 상기 반도체 기판의 주면(主面)상에 상기 제1 및 제2 MOS 트랜지스터가 형성되는 영역에, 각각 제1 및 제2 게이트 산화막과, 제1 및 제2 게이트 전국을 차례로 적충하며 형성하는 공정과,
- (b) 상기 제1 및 제2 게이트 전국을 마스크로 하여 상기 반도체 기판에 제1 도전형의 불순물 이온을 주입 하고, 상기 제1 및 제2 게이트 전국의 측면 바깥쪽의 상기 반도체 기판 표면내에 자기 정합적으로 비교적 자동도인 제1 도전형의 제1 반도체 영역을 각각 형성하는 공정과,
- (c) 상기 제1및 제2 게이트 전국 및 상기 반도체 기판의 표면을 덮도록 산화막을 형성하는 공정과,
- (d) 상기 제1 및 제2 게이트 전극과, 이 제1 및 제2 게이트 전극의 촉면에 형성된 상기 산화막을 마스크로 하여, 상기 산화막의 상부로부터 제1 도전형의 불순물 이온을 주입하고, 상기 제1 반도체 영역을 포함하는 상기 반도체 기판의 표면내에 자기 정합적으로 비교적 고농도인 제1 도전형의 제2 반도체 영역을 형성하는 공정과,
- (e) 상기 제1 게이트 전국의 상부로부터 이 제1 게이트 전국의 촉면 바깥쪽 근방의 상기 산화막의 상부에 걸쳐 선택적으로 레지스트 마스크를 형성하는 공정과,
- (f) 상기 레지스트 마스크로 덮이지 않은 상기 산화막을 에칭하고, 상기 레지스트 마스크의 하부의 상기 산화막을 상기 실리사이드 보호막으로서 남기며, 상기 제2 게이트 전국 및 상기 제2 게이트 산화막의 촉 면의 상기 산화막을 촉벽 산화막으로서 남기는 공정
- 을 구비하는 반도체 장치의 제조 방법.

청구항 2. 제1항에 있어서, 상기 공정 (1)는,


- (f-1) 상기 레지스트 마스크로 덮이지 않은 상기 산화막의 두폐를 미방성 건식 에청법에 의해 얇게 하는 용정과,
- (f-2) 두메가 얇아진 상기 산화막을 습식 에청법에 의해 제거하는 공정
- 을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 청구항 3. 반도체 기판상에 형성된 제1 및 제2 的S 트랜지스터를 구비하고, 상기 제1 的S 트랜지스터에서 실리사이드막의 형성을 바라지 않는 부분에는 실리사이드 보호막이 형성된 반도체 장치의 제조 방법에 있어서,
- (a) 상기 반도체 기판의 주면상의 상기 제1 및 제2 MOS 트랜지스터가 형성되는 영역에, 각각 제1 및 제2 게이트 산화막과, 제1 및 제2 게이트 전극을 차례로 적용하며 형성하는 공정과,
- (b) 상기 제1 및 제2 게이트 전국을 마스크로 하여 상기 반도체 기판에 제1 도전형의 불순물 미온을 주입하고, 상기 제1 및 제2 게이트 전국의 촉면 바깥쪽의 상기 반도체 기판 표면내에, 자기 정합적으로 비교적 저농도인 제1 도전형의 제1 반도체 영역을 각각 형성하는 공정과,
- (c) 상기 제1 및 제2 게이트 전극 및 상기 반도체 기판의 표면을 덮도록 제1 산화막을 형성하는 공정과,
- (d) 상기 제1 산화막의 두폐를 이방성 건식 에청법에 의해 얇게 하고, 상기 제1 게이트 전국 및 상기 제1 게이트 산화막의 촉면에 제1의 측벽 산화막을, 상기 제2 게이트 전국 및 상기 제2 게이트 산화막의 촉면 에 제2의 측벽 산화막을 형성하는 공정과,
- (e) 상기 공정 (d)의 전 또는 후에, 상기 제1 산화막의 상부로부터 제1 도전형의 불순률 이온을 주입하고, 상기 제1 반도체 영역을 포함하는 상기 반도체 기판 표면내에 자기 정합적으로 비교적 고농도인 제1 도전형의 제2 반도체 영역을 형성하는 공정과,
- (f) 두째가 얇아진 상기 제1 산화막의 상부에 제2 산화막을 형성하는 공정과,
- (9) 상기 제1 게이트 전극의 상부로부터 이 제1 게미트 전극의 촉면 바깥쪽 근방의 상기 제2 산화막의 상부에 걸쳐 선택적으로 레지스트 마스크를 형성하는 공정과,
- (h) 상기 레지스트 마스크에 덮이지 않은 상기 제2 산화막 및 그 하부의 두폐가 얇아진 상기 제1 산화막을 에청에 의해 제거하고, 상기 레지스트 마스크의 하부의 상기 제2 산화막을 상기 심리사이드 보호막으로 하는 공정을 포함하는 반도체 장치의 제조 방법.

SB


**도명1** 




*도四*2




*⊊£*3






*<u> 58</u>5* 


*52*4




*도型*的




<u> 도</u>四




⊊£®




*<u><u></u> <u>£</u>89*</u>




*도凹1*0




**도朗**11




*502* 




<u> 车段</u>贯




*도*四4




**도世**5




*도图粉* 




*도型1*7




*도世级* 




*도世段* 




*500* 




#### <u> 5021</u>



*도图2*2



*도명*28



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.